ADC

作者：Rob Reeder

ADP5022是一款微型电源管理单元(微型PMU)，内置两个高性能降压调节器和一个低压差调节器(LDO)，采用2.08mm × 2.08 mm、16引脚小型WLCSP封装，可满足严苛的性能和电路板空间要求。

降压调节器的高开关频率支持小型多层外部器件，并使所需的电路板空间降至最小。当MODE引脚设置为高电平时，降压调节器以强制PWM模式工作。当MODE引脚设置为低电平时，降压调节器根据负载电流水平自动切换工作模式。输出负载较高时，降压调节器以PWM模式工作。当负载电流降至预定义阈值以下时，调节器以省电模式(PSM)工作，以便改善轻负载效率。

为降低输入电容要求和噪声，两个降压器以错相工作。

应用范围

本应用笔记将介绍ADI公司高速转换器部门用来评估高速ADC的特征测试和生产测试方法。本应用笔记仅供参考，不能替代产品数据手册。

动态测试硬件设置

SNR、SINAD、最差杂散和IMD均通过类似于图1的硬件设置进行测试。在生产测试中，测试硬件均高度集成，但硬件原理都是一样的。动态测试的基本设置包括一个信号发生器、带通滤波器、测试夹具、低噪声电源、编码源(通常集成于评估板中)、数据采集模块和数据分析软件。ADI公司提供了相应的应用软件和硬件，用以在基准评估中提供帮助。请参阅“ADC FIFO套件”部分。

引言

现场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本笔记简要介绍各种接口协议和标准，并提供有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。

接口方式和标准

现场可编程门阵列(FPGA)与模数转换器(ADC)数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。对于通常在200 MHz以下的低速数据接口，单倍数据速率(SDR)CMOS非常普遍：发送器在一个时钟沿传送数据，接收器在另一个时钟沿接收数据。这种方式可确保数据有充足的时间完成建立，然后由接收器采样。在双倍数据速率(DDR) CMOS中，发送器在每一个时钟沿都会传送数据。因此，在相同的时间内，它传输的数据量是SDR的两倍。然而，接收器正确采样的时序更加复杂。

摘要

ADI专利的容性可编程增益放大器(PGA)相比传统的阻性PGA具有更佳的性能，包括针对模拟输入信号的更高共模电压抑制能力。

本文描述了斩波容性放大器的工作原理，强调了需要放大传感器小信号至接近供电轨——比如温度测量（RTD或热电偶）和惠斯登电桥——时，此架构的优势。

Σ-Δ型模数转换器(ADC)广泛用于传感器具有较小输出电压范围和带宽的应用中（比如应变计或热敏电阻），因为这种架构提供高动态范围。具有高动态范围是因为，相比其它ADC架构，它具有低噪声性能。

Σ-Δ型转换器基于两条原理工作：过采样和噪声整形。当ADC对输入信号进行采样时，独立于采样频率的量化噪声会在直到采样频率一半的整个频谱内扩散。因此，如果输入信号以比奈奎斯特理论所推导出的最小值高很多的频率采样，则目标频段内的量化噪声下降。

图1显示了不同采样频率下的量化噪声密度示例。

AD717x是ADI公司最新系列的精密Σ-Δ型ADC。该ADC系列是市场上第一个提供真正24位无噪声输出的转换器系列。AD717x器件可使对噪声异常敏感的仪器仪表电路的动态范围最大化，支持降低或消除信号调理级中的前置放大器增益。这些器件还能高速运行，提供比以前更短的建立时间。由此可缩短控制环路对输入激励信号的响应时间，或通过更快的每通道吞吐速率来提高转换通道密度。

AD717x页面(analog.com)提供了完整系列的详细信息，包括有关AD7172-2、AD7175-2、AD7172-4、AD7173-8和AD7175-8的信息。这些精密ADC具有完全集成的模拟信号链，包括真轨到轨模拟输入和基准输入缓冲器。该系列提供多种输入通道数，不同器件可通过引脚对应方式升级为其他转换速度或更低噪声/功耗的器件。AD7175-2和AD7175-8提供最快的吞吐速率和最低的噪声。AD7177-2提供32位分辨率输出。AD7172和AD7173提供最低功耗选项。

作者：Walt Kester

简介

所有模数转换器(ADC)都有一定量的“折合到输入端噪声”，可以将其模拟为与无噪声ADC输入串联的噪声源。折合到输入端噪声与量化噪声不同，后者仅在ADC处理交流信号时出现。多数情况下，输入噪声越低越好，但在某些情况下，输入噪声实际上有助于实现更高的分辨率。这似乎毫无道理，不过继续阅读本指南，就会明白为什么有些噪声是好的噪声。

作者：Michael Clifford 应用工程师 ADI公司

简介

Σ-Δ型ADC是当今信号采集和处理系统设计人员的工具箱中必不可少的基本器件。本文的目的是让读者对Σ-Δ型号ADC拓扑结构背后的根本原理有一个基本了解。本文探讨了与ADC子系统设计相关的噪声、带宽、建立时间和所有其他关键参数之间的权衡分析示例，以便为精密数据采集电路设计人员提供背景信息。

它通常包括两个模块：Σ-Δ调制器和数字信号处理模块，后者通常是数字滤波器。Σ-Δ型ADC的简要框图和主要概念如图1所示。

精密模数转换器应用广泛，如仪器仪表和测量、电力线继电保护、过程控制、电机控制等。目前，SAR 型ADC 的分辨率可达18 位甚至更高，采样速率为数MSPS；Σ-Δ 型ADC 的分辨率则达到24 位甚至32 位，采样速率为数百kSPS。为了充分利用高性能ADC 而不限制其能力，用户在降低信号链噪声方面（例如实现滤波器）面临的困难越来越多。

本文讨论在ADC 信号链中实现模拟和数字滤波器以便达到最佳性能所涉及到的设计挑战和考虑。如图1 所示，数据采集信号链可以使用模拟或数字滤波技术，或两者的结合。精密SAR 型和Σ-Δ 型ADC 一般在第一奈奎斯特区进行采样，因此，本文将着重讨论低通滤波器。本文的意图不是讨论低通滤波器的具体设计技术，而是讨论其在ADC 电路中的应用。