ADC

<strong>Alan Walsh ADI公司</strong>

在设计ADC电路时，一个常见的问题是如何在过压条件下保护ADC输入。ADC输入的保护具有许多情况和潜在解决方案。所有供应商的ADC都在此方面具有相似需求。本文将深入分析过压情形中可能出现的问题、发生频率及潜在的补救措施。ADC输入的过驱一般发生于驱动放大器电轨远远大于ADC最大输入范围时，例如，放大器采用±15 V供电，而ADC输入为0至5V。

高压电轨用于接受±10 V输入，同时给ADC前端信号调理/驱动级供电，这在工业设计中很常见，PLC模块就是这种情况。。如果在驱动放大器电轨上发生故障状况，则可因超过最大额定值而损坏ADC，或在多ADC系统中干扰同步/后续转换。本文将重点讨论如何保护精密SAR ADC，如AD798x系列，但也适用于其他ADC类型。

试考虑图1中的情形。

就像很多其他半导体器件一样，高速模数转换器(ADC)并不能始终像我们期望那样完美运行。它们存在一些固有限制，使其偶尔会产生超出正常功能的罕见转换错误。然而，像测试和测量设备等很多实际采样系统不容许存在高ADC转换误码率。因此，量化高速模数转换误码率(CER)的频率和幅度非常重要，这样工程师才能设计出具有合适预期性能的系统。

高速或GSPS ADC(每秒千兆采样ADC)相对稀疏出现的转换错误不仅造成其难以检测，而且还使测量过程非常耗时。该持续时间通常超出毫秒范围，达到几小时、几天、几周甚至是几个月。为了帮助消减这一耗时测试负担，我们可以在一定“置信度”的确定性情况下估算误码率，而仍然保持结果的质量。
比特误码率(BER)与转换误码率(CER)与串行或并行数字数据传输中比特误码率的数字等效值类似，转换误码率是转换错误数与样本总数之比。但是，BER和CER之间有一些截然不同之处。数字数据流中的BER测试采用长伪随机序列，该序列可于发送器中在传输两端使用常用种子值来启动。接收器预期将收到理想的传输。通过观察接收数据与理想数据的差异，便可精确计算出BER。两端之间伪随机序列数据中的失配(基于种子值)即视为比特错误。

<strong>Andrew Thomas - 设计工程师</strong>

许多采用一个精准模数转换器进行信号数字化处理的系统都需要在信号源和 ADC 之间布设某种信号调理电路。除了它的其他功能之外，该电路还必须准确地驱动 ADC 的输入。由于同时需要高性能和高速度以处理 ADC 输入电流，因而会提出一项实质性的额外设计挑战。

<center><img src="http://adi.eetrend.com/files/2017-05/wen_zhang_/100006017-18597-ltc2358…; alt=""></center>

<br/>
<strong>Snehal Prabhu和Ian Beavers ADI公司</strong>

<strong>摘要</strong>

犯错乃人之常情。但对于系统的模数转换器(ADC)，我们能够提出什么样的要求呢？我们将回顾转换误差率(CER)测试的范围和高速ADC的分析。取决于采样速率和所需的目标限值，ADC CER测量过程可能需要数周或数月时间。为实现高置信度(CL)，出现首次错误之后常常还需要进行测试(Redd，2000)。对于那些要求低转换误差率的系统，需要付出努力来详尽地予以量化。一切完成后，我们便能确定高置信度的误差率—优于10–15。

许多实际高速采样系统，如电气测试与测量设备、生命系统健康监护、雷达和电子战对抗等，不能接受较高的ADC转换误差率。这些系统要在很宽的噪声频谱上寻找极其罕见或极小的信号。误报警可能会引起系统故障。因此，我们必须能够量化高速ADC转换误差率的频率和幅度。

<strong>CER与BER</strong>

<br/>
<strong>作者：Adrian Sherry</strong>

<strong>简介</strong>

AD7708/AD7718、AD7709、AD7719、以及AD7782/AD7783高分辨率Σ-Δ型ADC全部在Σ-Δ调制器输入端集成了可编程增益放大器(PGA)，如图1所示。

本应用笔记将讨论该PGA的用处和优点。

<center><img src="http://adi.eetrend.com/files/2017-04/wen_zhang_/100005843-18106-pingmuk…; alt="采用PGA的Σ-Δ型ADC"></center>

<center>图1. 采用PGA的Σ-Δ型ADC</center>

<br/>
<strong>作者：Ian Beavers, Matt Felmlee Analog Devices</strong>

随着使用多模数转换器(ADC)的高速信号采集应用的复杂性提高，每个转换器互补时钟解决方案将决定动态范围和系统的潜在能力。随着新兴每秒一千兆样本(GSPS) ADC的采样速率和输入带宽提高，系统的分布式采样时钟的能力和性能变得至关重要。以高频测量为目标的系统解决方案，例如电气测量仪器仪表和多转换器阵列应用，将需要尖端的时钟解决方案。选择专门的辅助时钟解决方案对防止ADC动态范围受限非常重要。根据目标输入带宽和频率，时钟抖动可能会反过来限制ADC的性能。转换器的高速JESD204B串行接口的低抖动和相位噪声、分配链路和对齐能力都是对优化系统性能极其重要的时钟属性。

<strong>引言</strong>

现场可编程门阵列(FPGA)与模数转换器(ADC)输出的 接口是一项常见的工程设计挑战。本笔记简要介绍各 种接口协议和标准,并提供有关在高速数据转换器实 现方案中使用LVDS的应用诀窍和技巧。

<strong>接口方式和标准</strong>

现场可编程门阵列(FPGA)与模数转换器(ADC)数字数据输- 出的接口是一项常见的工程设计挑战。此外,ADC使用多 种多样的数字数据样式和标准,使这项挑战更加复杂。对 于通常在200 MHz以下的低速数据接口,单倍数据速率(SDR) CMOS非常普遍:发送器在一个时钟沿传送数据,接收器 在另一个时钟沿接收数据。这种方式可确保数据有充足的 时间完成建立,然后由接收器采样。在双倍数据速率 (DDR) CMOS中,发送器在每一个时钟沿都会传送数据。 因此,在相同的时间内,它传输的数据量是SDR的两倍。 然而,接收器正确采样的时序更加复杂。

</br/>
<strong>摘要</strong>

新的国际标准和法规加速了工业设备对安全系统的需求。功能安全的目标是保护人员和财产免受损害。这可以通过使用针对特定危险的安全功能来实现。安全功能由一系列子系统组成，包括传感器、逻辑和输出模块，因而需要系统层面和集成电路层面的专门技能来提供具有适当功能组合的IC。本文以 AD7770 Σ-Δ ADC 为例，探讨如何构思和设计高性能IC以提供模拟域和数字域中的先进特性组合，从而简化安全系统的设计。

<strong>简介</strong>

墨菲定律变体之一："如果几件事都可能出错，首先出错的往往是会造成最大损失的那一件。"

如果一个系统可能产生直接或间接的致命威胁，例如机器故障等，那么设计该系统时，必须最大程度地降低故障可能性及其导致的负面影响。为了确保发生随机性和确定性故障的概率尽可能低，必须遵循特定的设计方法。工业中将这种设计方法称为功能安全方法。这种方法要求对系统进行细致入微的分析，确定所有潜在的危险情况，并运用最佳做法来将器件、子系统和系统的故障风险（例如电压过高或诊断失败等）降至容许的水平。

<br/>
<strong>简介</strong>

Σ-Δ型ADC是现代语音频带、音频和高分辨率精密工业测量应用所青睐的转换器。高度数字架构非常适合现代细线CMOS工艺，因而允许轻松添加数字功能，而又不会显著增加成本。随着此转换器架构的广泛使用，了解其基本原理显得非常重要。由于该主题长度较长，Σ-Δ型ADC需要分为两个教程MT-022和MT-023来讨论。本教程(MT-022)首先讨论Σ-Δ的历史和过采样、量化噪声整形、数字滤波以及抽取的基本概念。而教程MT-023讨论的是与Σ-Δ相关的较高级主题，包括空闲音、多位Σ-Δ型ADC、多级噪
声整形Σ-Δ型ADC (MASH)、带通Σ-Δ型ADC以及一些应用示例。

<br/>
<strong>作者：Walt Kester</strong>

<strong>简介</strong>

数字通信系统设计关注的一个主要问题是误码率(BER)。ADC噪声对系统BER的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC可能存在非高斯误码，简单分析根本无法预测其对BER的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现的瞬变脉冲时。误码可能被误解为瞬变脉冲，从而导致错误的结果。本指南介绍ADC中可能贡献误差率的基本因素，减少问题的办法，以及BER的测量方法。