发射器

<strong>作者：Mark Curtin和Paul O’Brien</strong>

本系列第一部分介绍了锁相环(PLL)，说明了其基本架构和工作原理。另外举例说明了PLL在通信系统中的用途。在第二部分中，我们详细考察了相位噪声、参考杂散、输出漏电流等关键性能规格，还考虑了它们对系统性能的影响。在本部分中，我们将考察PLL频率合成器的主要构建模块。我们还将比较整数N和小数N架构。最后将总结市场上现有的VCO，同时列出ADI的现有频率合成器系列。

<strong>PLL频率合成器基本构建模块</strong>

PLL频率合成器可以从多个基本构建模块的角度来考察。我们在前面已经提到过这个问题，下面将更加详细地进行探讨：

* 鉴频鉴相器(PFD)
* 参考计数器(R)
* 反馈计数器(N)
* 鉴频鉴相器(PFD)

频率合成器的核心是鉴相器，也称鉴频鉴相器。在鉴相器中，将比较参考频率信号与从VCO输出端反馈回来的信号，结果得到的误差信号用于驱动环路滤波器和VCO。在数字PLL (DPLL)中，鉴相器或鉴频鉴相器是一个逻辑元件。三种最常用的实现方法为：

<strong>Mike Curtin 和 Paul O'Brien</strong>

本系列文章的第一部分 介绍了关于锁相环(PLL)的基本概念， 说明了PLL架构和工作原理，同时以一个例子说明了PLL在通 信系统中的用途。

在第二部分中，我们将侧重于详细考察与PLL相关的两个关 键技术规格：相位噪声和参考杂散。导致相位噪声和参考杂 散的原因是什么，如何将其影响降至最低？讨论将涉及测量 技术以及这些误差对系统性能的影响。我们还将考虑输出漏 电流，举例说明其在开环调制方案中的重要意义。

<strong>振荡器系统中的噪声</strong>

在任何振荡器设计中，频率稳定性都至关重要。我们需要考 虑长期和短期稳定性。长期频率稳定性是关于输出信号在较 长时间(几小时、几天或几个月)内的变化情况。其通常以一 定时间内的比率f/f来规定，单位为百分比或dB。

<strong>作者：Mark Curtin和Paul O’Brien</strong>

本三部曲系列旨在全面概述锁相环(PLL)在有线和无线通信系统中的应用。

第一部分将重点介绍有关PLL的基本概念，同时描述基本PLL架构和工作原理，另外，我们还将举例说明PLL在通信系统中的用途。最后，我们将展示一种运用ADF4111频率合成器和VCO190-902T电压控制振荡器的实用PLL电路。

在第二部分中，我们将详细考察与PLL相关的关键技术规格：相位噪声、参考杂散和输出漏电流。导致这些因素的原因是什么，如何将其影响降至最低？它们对系统性能有何影响？

最后一部分将详细描述构成PLL频率合成器的各个模块以及ADI频率合成器的架构。同时还将简要总结目前市场上有售的频率合成器和VCO，同时列出ADI的现有产品。

<strong>PLL基本原理</strong>