去耦

作为讨论多数人受其禺弄的问题的开场白，这句话似乎再适合不过。我们为系统功耗、接地及信号回路找合适配置的时候，往往会引入一些干扰。然而严格的实验方法可以用来解决简单的问题，预见性通常也要以避免出现严重问题，并能在将来做一些补救措施。

这个是非常零散的话题，提出一个完全通用的解决办法实非本人力所能及。监于此，我将首先阐述一个一般准则，然后详细计论与集成电路放大器相关的去耦及接地问题。

原则，想想电流流向何处。

表面看来，这是个显而易见的问题，但提到电流时，人们一般都会想到电流从某个地方“流出”，然后“流过”其他地方，却忽视了电流如何流回源点的问题。在实际操作中，人们似乎认为所有“接地‘或”电源电压“点都是相等的，但忽略了一个事实：即这些点构成电流在其中流动并产生有限电压，它们是导体网络的一部分。

<strong>作者：Paul Brokaw</strong>

作为讨论多数人受其愚弄的问题的开场白，这句话似乎有适合不过。我们为系统功耗、接地及信号回路找合适配置的时候，往往会引入一些干扰。然而严格的实验方法可以用来解决简单的问题，预见性通常也可以出现严重问题，并能在将来做一些补救措施。

这个是非常零散的话题，提出一个完全通用的解决办法实非人力所能及。鉴于此，我将首先阐述一个一般准则，然后详细讨论与集成电路放大器相关的去耦及接地问题。

<strong><a href="http://adi.eetrend.com/files/2017-07/wen_zhang_/100007240-23202-202cn.p…：IC放大器用户指南：去耦，接地以及其他一些要点</a></strong>

<strong>作者：Walt Kester</strong>

在上篇文章中，我们介绍了去耦的基础知识及其在实现集成电路(IC)期望性能方面的重要性。在本篇文章中，我们将详细探讨用于去耦的基本电路元件——电容。

<strong>实际电容及其寄生效应</strong>

图1所示为实际电容的模型。电阻RP代表绝缘电阻或泄漏，与标称电容(C)并联。第二个电阻RS（等效串联电阻或ESR）与电容串联，代表电容引脚和电容板的电阻。

<center><img src="http://adi.eetrend.com/files/2017-06/wen_zhang_/100006704-21245-pingmuk…; alt="实际电容等效电路包括寄生元"></center>

<br/.
<strong>何谓正确去耦？有何必要性？</strong>
如果电源引脚上存在纹波和/或噪声，大多数IC都会有某种类型的性能下降。数字IC的噪声裕量会降低，时钟抖动则可能增加。对于高性能数字IC，例如微处理器和FPGA，电源额定容差(例如±5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内，数字器件便符合规范。

说明模拟IC对电源变化灵敏度的传统参数是电源抑制比(PSRR)。对于放大器，PSRR是输出电压变化与电源电压变化之比，用比率(PSRR)或dB (PSR)表示。PSRR可折合到输出端(RTO)或输入端(RTI)。RTI值等于RTO值除以放大器增益。

详文请阅：<a href="http://adi.eetrend.com/files/2016-10/wen_zhang_/100003678-12219-mt-101c…;